Cadence 携手 NVIDIA 发布业界首位全自主芯片设计 AI 虚拟工程师

芯片设计迎来首位全自主AI虚拟工程师

楷登电子（Cadence）在 2026 年 6 月 8 日正式发布业界首款具备全自主能力的 AI 虚拟工程师，将旗下的 ChipStack™ AI Super Agent 提升至 Level-5 自主水平。该智能体基于 Cadence 的 AI 驱动 EDA 产品组合，采用 NVIDIA Nemotron 模型构建，并由 NVIDIA OpenShell 运行环境提供安全防护。这意味着芯片设计团队首次可以真正将复杂的验证工作完全交由 AI 代理自主执行，无需人类工程师实时干预或监控。

验证周期从五周缩至一天，RTL提速超40倍

NVIDIA 内部数千名工程师每年使用数十亿计算小时进行数百万次测试验证。借助 ChipStack AI Super Agent，每位工程师配合 Cadence® Xcelium™ Logic Simulation 和 Jasper® Formal Verification，可一次性运行动态仿真数百次。实际测试显示，原本需要长达五周的 RTL 验证周期被压缩到不到一天，提速超过 40 倍。这种从周级到小时级的飞跃，让芯片团队能够以前所未有的速度迭代设计，极大加速复杂半导体产品的研发进程。

NVIDIA OpenShell 为AI自主设计构筑安全护栏

全自主 AI 工程师在提升效率的同时，也带来了安全性与可控性的新课题。此次发布的关键保障在于 NVIDIA OpenShell 运行环境——它充当着 AI 智能体与芯片设计工作流之间的“安全隔离层”。NVIDIA 副总裁兼计算工程总经理 Timothy Costa 指出，工程团队需要“不牺牲安全性、可控性或信任”的加速方案。通过 OpenShell，Cadence 的 ChipStack 可在受控范围内自主执行仿真，所有操作均可审计、可回滚，让客户在信任环境中放心拥抱自主化。

从收购到Level-5：Cadence的“光速”工程进化

Cadence 在代理式 AI 布局上展现了惊人的推进速度：2025 年 11 月收购 ChipStack 技术，2026 年 2 月推出首款产品，4 月在 CadenceLIVE 上扩展为 AI 超级智能体产品组合——包括用于定制和模拟设计的 ViraStack AI Super Agent、用于数字实现和签核的 InnoStack AI Super Agent，以及跨设计堆栈协调代理工作流程的编排框架 Cadence AgentStack。如今，仅两个月后便发布 Level-5 完全自主版本，显示出 Cadence 正快速将 AI 自主性从局部模块推向全芯片设计流程。

2026年下半年开放体验，全自主设计时代即将到来

根据官方规划，ChipStack AI Super Agent 和 AgentStack 编排框架的 Level-5 自主能力预计于 2026 年下半年向早期体验客户开放。这意味着半导体行业很快将迎来首批“AI虚拟工程师”上岗的实战测试。对于日益复杂的设计挑战而言，全自主 AI 工程师的出现不仅是效率工具，更可能重塑整个芯片开发范式——让工程师从繁琐的验证重复劳动中解放出来，专注于更高层次的创新架构与优化。